# 半導体チップ
![Intel+AMD構成もできるチップレット標準化技術「UCIe」が2.0に進化。3Dパッケージングなどサポート](/img/article/20240813/66bb05e7b17b7.jpg)
2024.08.13
Intel+AMD構成もできるチップレット標準化技術「UCIe」が2.0に進化。3Dパッケージングなどサポート
UCIe Consortiumは6日(米国時間)、半導体チップの3Dパッケージングのサポートや相互運用性を高めた「UCIe 2.0」を発表した。 UCIeはAMD、Arm、Intelらが策定したチップレット技術の標準規格で、ベンダーをまたいだ半導体チップを1つのパッケージに収め
![レゾナックなど日米10社、半導体後工程で連携](/img/newspic.png)
2024.07.08
レゾナックなど日米10社、半導体後工程で連携
レゾナック・ホールディングス(旧昭和電工) <4004> は8日、半導体チップを最終製品に組み立てる後工程の技術開発を加速するため、日米10社による企業連合を設立すると発表した。米シリコンバレーに拠点を新設して共同研究の準備を進め、2025年の稼働を目指す。
![古河電工の放熱・冷却部品、高性能水冷方式市場に参入。生成AI関連向け受注](/img/newspic.png)
2024.06.12
古河電工の放熱・冷却部品、高性能水冷方式市場に参入。生成AI関連向け受注
古河電工は放熱・冷却部品について冷却性能が極めて高い水冷方式に参入する。現在は空冷方式などの製品を市場に展開。半導体チップの高性能化などに伴う発熱量増加に対応するため「水冷方式の製品の生産を2026年度後半にも立ち上げる」(機能製品統括部門長の大野良次執行役員常務)予定。データセンターで生成